close
تبلیغات در اینترنت
مباحث جدید زیرآستانه ای در فناوری CMOS 65 نانومتری
.:: تاک مقاله ::. پرپوزال ، دانلود مقاله و پروژه و پایان نامه

مطالب پر بازدید

پشتیبانی 24 سایت

[66190920 - 021]

تلگرام سایت

[989394308078]

تبلیغات

آمار سایت

  • افراد آنلاین : 1
  • بازديد امروز : 369
  • بازديد ديروز : 2,073
  • آي پي امروز : 28
  • آي پي ديروز : 37
  • ورودی امروز گوگل : 0
  • ورودی گوگل دیروز : 1
  • بازديد هفته : 369
  • بازدید ماه : 35,703
  • بازدید سال : 87,887
  • كل بازديدها : 727,287
  • ای پی شما : 3.90.56.90
  • مرورگر شما :
  • سیستم عامل :
  • كل کاربران : 312
  • كل مطالب : 3631
  • كل نظرات : 0
  • امروز : دوشنبه 02 اردیبهشت 1398

اطلاعات کاربری

عضو شويد
فراموشی رمز عبور؟

نام کاربری :
رمز عبور :


عضویت سریع
نام کاربری :
رمز عبور :
تکرار رمز :
ایمیل :
نام اصلی :
کد امنیتی : * کد امنیتیبارگزاری مجدد

آرشیو

مطالب تصادفی

تبلیغات اختصاصی ( با بخش تماس با ماهماهنگ کنید(

آخرین عناوین

مباحث جدید زیرآستانه ای در فناوری CMOS 65 نانومتری

قیمت:110000ریال

 

موضوع :

ترجمه مقاله مباحث جدید زیرآستانه ای در فناوری CMOS 65 نانومتری

فرمت فایل: WORD (قابل ویرایش)

پروژه کارشناسی ارشد برق

چکیده

در این مقاله، در مورد چالشهای مختلف کار در ناحیه زیرآستانه ای در مدارهای با فناوری CMOS 65 نانومتر، بحث می شود. مدارهای گوناگونی برای یافتن بهترین آرایش در ناحیه کاری زیرآستانه ای مورد بررسی قرار می گیرد و در کار با ولتاژهای تغذیه بسیار پایین شبیه سازی می گردد. برای پشتیبانی از مباحث نظری انجام شده، آرایشهای گوناگون مداری مورد آزمایش و شبیه سازی قرار می گیرد. جنبه های گوناگون مدارهای فلیپ فلاپ با جزییات تشریح می شود تا بهترین توپولوژی برای استفاده در ولتاژهای تغذیه بسیار پایین و کاربردهای بسیار کم توان بررسی شود. نتایج شبیه سازی نشان می دهد مصرف توان در مدارهای پیشنهادی این مقاله، مقایسه با دیگر فلیپ فلاپ ها حداقل 23% کاهش می یابد. همچنین زمان راه اندازی و زمان نگهداری نیز بهبود می یابد.

کلمات کلیدی: ولتاژ پایین، کم توان، زیرآستانه، مقیاس نانو

 

فایل محتوای:

  1. اصل مقاله لاتین 5صفحه IEEE
  2. متن ورد ترجمه شده بصورت کاملا تخصصی 13صفحه

 



جهت دانلود محصول اینجا کلیک نمایید